『徳島大学 教育・研究者情報データベース (EDB)』---[学外] /
ID: Pass:

登録内容 (EID=318135)

EID=318135EID:318135, Map:0, LastModified:2022年5月5日(木) 21:14:55, Operator:[[ADMIN]], Avail:TRUE, Censor:承認済, Owner:[橋爪 正樹], Read:継承, Write:継承, Delete:継承.
○種別 (必須): □学術論文 (審査論文) [継承]
○言語 (必須): □日本語 [継承]
○招待 (推奨): □依頼 [継承]
○審査 (推奨): □Peer Review [継承]
○カテゴリ (推奨): □研究 [継承]
○共著種別 (推奨): □国際共著 (徳島大学内研究者と国外研究機関所属研究者との共同研究) [継承]
○学究種別 (推奨):
○組織 (推奨):
○著者 (必須): 1.橋爪 正樹
○役割 (任意):
○貢献度 (任意):
○学籍番号 (推奨):
[継承]
2. (英) Ikiri Yuki (日) 伊喜利 勇貴 (読) いきり ゆうき
○役割 (任意):
○貢献度 (任意):
○学籍番号 (推奨): □**** [ユーザ]
[継承]
3. (英) Konishi Tomoaki (日) 小西 朝陽 (読)
○役割 (任意):
○貢献度 (任意):
○学籍番号 (推奨):
[継承]
4.四柳 浩之 ([徳島大学.大学院社会産業理工学研究部.理工学域.電気電子系.知能電子回路分野]/[徳島大学.理工学部.理工学科.電気電子システムコース.知能電子回路講座])
○役割 (任意):
○貢献度 (任意):
○学籍番号 (推奨):
[継承]
5. (英) Lu Shyue-Kung (日) (読)
○役割 (任意):
○貢献度 (任意):
○学籍番号 (推奨):
[継承]
○題名 (必須): □(英) Electrical Interconnect Test of Solder Joint Part with Boudary Scan Flip Flops and a Built-in Test Circuit  (日) バウンダリスキャンテスト機構を用いたはんだ接合部の電気検査法とその組込型検査回路   [継承]
○副題 (任意):
○要約 (任意):
○キーワード (推奨):
○発行所 (推奨): □社団法人 エレクトロニクス実装学会 [継承]
○誌名 (必須): □エレクトロニクス実装学会誌 ([社団法人 エレクトロニクス実装学会])
(pISSN: 1343-9677, eISSN: 1884-121X)

○ISSN (任意): □1343-9677
ISSN: 1343-9677 (pISSN: 1343-9677, eISSN: 1884-121X)
Title: エレクトロニクス実装学会誌
Supplier: 社団法人エレクトロニクス実装学会
Publisher: The Japan Institute of Electronics Packaging
 (CiNii NCID)   (J-STAGE)   (Scopus)   (CrossRef)  (Scopus information is found. [need login])
[継承]
[継承]
○巻 (必須): □19 [継承]
○号 (必須): □3 [継承]
○頁 (必須): □161 165 [継承]
○都市 (任意):
○年月日 (必須): □西暦 2016年 5月 初日 (平成 28年 5月 初日) [継承]
○URL (任意): □https://ci.nii.ac.jp/naid/130005254505/ [継承]
○DOI (任意): □10.5104/jiep.19.161    (→Scopusで検索) [継承]
○PMID (任意):
○CRID (任意): □1390282679537111680 [継承]
○NAID : □130005254505 [継承]
○Scopus (任意):
○researchmap (任意):
○評価値 (任意):
○被引用数 (任意):
○指導教員 (推奨):
○備考 (任意):

標準的な表示

和文冊子 ● 橋爪 正樹, 伊喜利 勇貴, 小西 朝陽, 四柳 浩之, Shyue-Kung Lu : バウンダリスキャンテスト機構を用いたはんだ接合部の電気検査法とその組込型検査回路, エレクトロニクス実装学会誌, 19, 3, 161-165, 2016年.
欧文冊子 ● Masaki Hashizume, Yuki Ikiri, Tomoaki Konishi, Hiroyuki Yotsuyanagi and Shyue-Kung Lu : Electrical Interconnect Test of Solder Joint Part with Boudary Scan Flip Flops and a Built-in Test Circuit, Journal of Japan Institute of Electronics Packaging, 19, 3, 161-165, 2016.

関連情報

Number of session users = 6, LA = 0.99, Max(EID) = 468440, Max(EOID) = 1244805.