『徳島大学 教育・研究者情報データベース (EDB)』---[学外] /
ID: Pass:

登録内容 (EID=196557)

EID=196557EID:196557, Map:[2009/集積回路2], LastModified:2010年1月8日(金) 19:31:32, Operator:[小中 信典], Avail:TRUE, Censor:承認済, Owner:[[教務委員会委員]/[徳島大学.工学部.電気電子工学科]], Read:継承, Write:継承, Delete:継承.
○種別 (必須): □工学部•昼間 (授業概要) [継承]
○入学年度 (必須): □西暦 2010年 (平成 22年) [継承]
○名称 (必須): □ (英) Integrated Circuits (II) (日) 集積回路2 (読) しゅうせきかいろ
[継承]
○形態 (不用): 1.講義および演習 [継承]
○コース (必須): 1.2010/[徳島大学.工学部.電気電子工学科]/[昼間コース] [継承]
○担当教員 (必須): 1.小中 信典
○肩書 (任意):
[継承]
○単位 (必須): □2 [継承]
○目的 (必須): □(英)   (日) 身近の電気製品のほとんどに集積回路が使用されている．その大部分を占めるCMOS集積回路の設計手法を習得する．具体的には，CMOS回路のプロセス，パタンルールとレイアウト設計，デバイスパラメータと回路設計を理解し，コンピュータ実習を行い，設計手法を習得する．さらに，ディジタル動作する論理ゲートの回路動作を理解し，論理設計の基礎を習得する．   [継承]
○概要 (必須): □(英)   (日) CMOS論理回路を実現するためのプロセス，MOSトランジスタの電気特性，回路設計，論理設計について講義する．コンピュータ実習でレイアウト設計と回路シミュレーションを実際に経験し，各種CMOS論理ゲート回路の設計法とその電気特性の理解を深める．さらに，基本的なCMOS論理設計法を習得する．   [継承]
○キーワード (推奨): 1. (英) (日) レイアウト設計 (読) れいあうとせっけい [継承]
2. (英) (日) CMOSプロセス (読) しーもすぷろせす [継承]
3. (英) (日) CMOS論理回路 (読) しーもすろんりかいろ [継承]
4. (英) (日) 論理回路設計 (読) ろんりかいろせっけい [継承]
○先行科目 (推奨): 1.ディジタル回路 ([2010/[徳島大学.工学部.電気電子工学科]/[昼間コース]]/->授業概要[2009/ディジタル回路])
○必要度 (任意): □1.000000 [継承]
[継承]
2.電子回路 ([2010/[徳島大学.工学部.電気電子工学科]/[昼間コース]]/->授業概要[2009/電子回路])
○必要度 (任意): □1.000000 [継承]
[継承]
○関連科目 (推奨): 1.集積回路1 ([2010/[徳島大学.工学部.電気電子工学科]/[昼間コース]]/->授業概要[2009/集積回路1])
○関連度 (任意): □1.000000 [継承]
[継承]
2.コンピュータ回路 ([2010/[徳島大学.工学部.電気電子工学科]/[昼間コース]]/->授業概要[2009/コンピュータ回路])
○関連度 (任意): □1.000000 [継承]
[継承]
○要件 (任意): □(英)   (日) 「電子回路」，「ディジタル回路」，「コンピュータ回路」，「集積回路1」を受講していることが望ましい．   [継承]
○注意 (任意): □(英)   (日) コンピュータ実習室で設計演習を行うため，受講制限を行う場合がある．   [継承]
○目標 (必須): 1.(英)   (日) 1. CMOSプロセスを理解し，レイアウト設計が行える  
[継承]
2.(英)   (日) 2. レイアウトとMOSトランジスタ特性の関係を理解する  
[継承]
3.(英)   (日) 3. 基本CMOS論理回路のレイアウト設計，回路シミュレーションが行える  
[継承]
4.(英)   (日) 4. ALU，PLA等の論理設計が理解できる  
[継承]
○計画 (必須): 1.(英)   (日) 集積回路の概要  
[継承]
2.(英)   (日) CMOSプロセスとマスクパタン  
[継承]
3.(英)   (日) レイアウト設計(その1)設計ツールの使い方  
[継承]
4.(英)   (日) レイアウト設計(その2)デザインルール  
[継承]
5.(英)   (日) CMOSゲートのレイアウト設計  
[継承]
6.(英)   (日) CMOSゲートの回路シミュレーション  
[継承]
7.(英)   (日) NANDゲートのレイアウト設計と回路特性  
[継承]
8.(英)   (日) ゲートアレイでの論理ゲート設計  
[継承]
9.(英)   (日) 前半試験  
[継承]
10.(英)   (日) 加算器の論理構成  
[継承]
11.(英)   (日) ALUの論理構成  
[継承]
12.(英)   (日) 伝送ゲートを用いたフリップフロップ回路  
[継承]
13.(英)   (日) PLA/ROMの論理構成  
[継承]
14.(英)   (日) 制御論理回路  
[継承]
15.(英)   (日) 後半のまとめ  
[継承]
16.(英)   (日) 後半試験  
[継承]
○評価 (必須): □(英)   (日) 到達目標が達成されているかを，平常点(演習，レポート等) 20%，中間試験30%，期末試験50%で評価し，全体で60%以上を合格とする   [継承]
○JABEE合格 (任意):
○JABEE関連 (任意): □(英)   (日) (D)専門基礎40%，(E) 専門分野(知能電子回路)60%   [継承]
○対象学生 (任意): □開講コース学生のみ履修可能 [継承]
○教科書 (必須): 1.(英)   (日) 国枝博昭 「集積回路設計入門」 コロナ社   [継承]
○参考資料 (推奨): 1.(英)   (日) .   [継承]
○URL (任意):
○連絡先 (推奨): 1.小中 信典
○オフィスアワー (任意):
[継承]
○科目コード (推奨):
○備考 (任意): 1.(英)   (日) 電子回路は集積回路(IC)内に作られるか，集積回路を使用してボード上に作られることが多い．本講義はCMOS集積回路設計法に関するものである．電気電子工学科の卒業生として将来，ICを設計する仕事，ICを使用する仕事に就く可能性が高いので，受講をお薦めする．   [継承]

●この色で表示されている項目はマップによって参照された内容です．

マップを行っている情報の編集について

マップによって参照している箇所を修正する場合には，次のようにしてください．
  • マップ先の記述とこの情報の記述を同時に修正する場合．
    →マップ先の情報（
        →閲覧 【授業概要】(2009/集積回路2)
            →閲覧 【授業概要】(2008/集積回路2)
                →閲覧 【授業概要】(2007/集積回路2)
                    →閲覧 【授業概要】(2006/集積回路2)
    ）で編集を行なってください．
  • マップ先の記述は変更せずこの情報のみを変更する場合．
    →この頁で編集を行なってください．
    [注意] 編集画面では，マップによる参照によって得た内容は表示されません．
    [注意] 参照は同じ名前の項目がある場合に行なわれます．
    [注意] 項目を無記入にすると参照が行なわれ，それ以外には参照が行なわれません．（項目単位）

この情報を取り巻くマップ

閲覧 【授業概要】(2009/集積回路2) ←閲覧 【授業概要】(2010/集積回路2) ←閲覧 【授業概要】(2011/集積回路2)

標準的な表示

和文冊子 ● 集積回路2 / Integrated Circuits (II)
欧文冊子 ● Integrated Circuits (II) / 集積回路2

関連情報

この情報を参照している情報

閲覧【教育プログラム】…(2) 閲覧【授業概要】…(4) 閲覧【担当授業】…(2)

この情報をマップしている情報

閲覧【授業概要】…(1)
Number of session users = 0, LA = 0.40, Max(EID) = 417274, Max(EOID) = 1130274.