『徳島大学 教育・研究者情報データベース (EDB)』---[学外] /
ID: Pass:

登録内容 (EID=355462)

EID=355462EID:355462, Map:0, LastModified:2019年8月11日(日) 00:16:46, Operator:[四柳 浩之], Avail:TRUE, Censor:0, Owner:[四柳 浩之], Read:継承, Write:継承, Delete:継承.
○カテゴリ (必須): □研究 [継承]
○団体 (必須): □ (英) International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC) (日) (読) [継承]
○名称 (必須): □ (英) Best Paper Award (日) (読) [継承]
○組織 (推奨): 1.徳島大学.先端技術科学教育部.システム創生工学専攻.電気電子創生工学コース.知能電子回路講座 (2006年4月1日〜) [継承]
○受賞者 (必須): 1. (英) Kawano Jumpei, (日) 河野 潤平 (読) かわの じゅんぺい
○学籍番号 (推奨): □**** [ユーザ]
[継承]
2.四柳 浩之 ([徳島大学.大学院社会産業理工学研究部.理工学域.電気電子系.知能電子回路分野]/[徳島大学.理工学部.理工学科.電気電子システムコース.知能電子回路講座])
○学籍番号 (推奨):
[継承]
3.橋爪 正樹
○学籍番号 (推奨):
[継承]
○テーマ (必須): □(英) On Design and Evaluation of a TDC Cell Embedded in the Boundary Scan Circuit for Delay Fault Testing of 3D ICs  (日)    [継承]
○年月日 (必須): □西暦 2019年 6月 21日 (令和 元年 6月 21日) [継承]
○指導教員 (推奨):
○備考 (任意):

標準的な表示

和文冊子 ● 河野 潤平, 四柳 浩之, 橋爪 正樹 : On Design and Evaluation of a TDC Cell Embedded in the Boundary Scan Circuit for Delay Fault Testing of 3D ICs, Best Paper Award, International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC), 2019年6月.
欧文冊子 ● Jumpei Kawano, Hiroyuki Yotsuyanagi and Masaki Hashizume : On Design and Evaluation of a TDC Cell Embedded in the Boundary Scan Circuit for Delay Fault Testing of 3D ICs, Best Paper Award, International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC), June 2019.

関連情報

Number of session users = 0, LA = 0.61, Max(EID) = 414722, Max(EOID) = 1119481.