『徳島大学 教育・研究者情報データベース (EDB)』---[学外] /
ID: Pass:

登録内容 (EID=120267)

EID=120267EID:120267, Map:0, LastModified:2022年10月27日(木) 16:37:29, Operator:[三木 ちひろ], Avail:TRUE, Censor:承認済, Owner:[[副研究部長]/[徳島大学.大学院社会産業理工学研究部]], Read:継承, Write:継承, Delete:継承.
○種別 (必須): □国際会議 [継承]
○言語 (必須): □英語 [継承]
○招待 (推奨):
○審査 (推奨): □Peer Review [継承]
○カテゴリ (推奨):
○共著種別 (推奨):
○学究種別 (推奨):
○組織 (推奨):
○著者 (必須): 1. (英) Morimura H. (日) (読)
○役割 (任意):
○貢献度 (任意):
○学籍番号 (推奨):
[継承]
2. (英) Shigematsu S. (日) (読)
○役割 (任意):
○貢献度 (任意):
○学籍番号 (推奨):
[継承]
3.小中 信典
○役割 (任意):
○貢献度 (任意):
○学籍番号 (推奨):
[継承]
○題名 (必須): □(英) A Shared-Bitline SRAM Cell Architecture for 1-V Ultra Low-Power Word-Bit Configurable Macrocells  (日)    [継承]
○副題 (任意):
○要約 (任意):
○キーワード (推奨):
○発行所 (推奨):
○誌名 (必須): □ (英) 1999 International Symposium on Low Power Electronics and Design (日) (読)
○ISSN (任意):
[継承]
○巻 (必須): □ [継承]
○号 (必須): □ [継承]
○頁 (必須): □12 17 [継承]
○都市 (必須):
○年月日 (必須): □西暦 1999年 8月 20日 (平成 11年 8月 20日) [継承]
○URL (任意):
○DOI (任意):
○PMID (任意):
○CRID (任意):
○WOS (任意):
○Scopus (任意):
○評価値 (任意):
○被引用数 (任意):
○指導教員 (推奨):
○備考 (任意):

標準的な表示

和文冊子 ● H. Morimura, S. Shigematsu and Shinsuke Konaka : A Shared-Bitline SRAM Cell Architecture for 1-V Ultra Low-Power Word-Bit Configurable Macrocells, 1999 International Symposium on Low Power Electronics and Design, 12-17, (都市), Aug. 1999.
欧文冊子 ● H. Morimura, S. Shigematsu and Shinsuke Konaka : A Shared-Bitline SRAM Cell Architecture for 1-V Ultra Low-Power Word-Bit Configurable Macrocells, 1999 International Symposium on Low Power Electronics and Design, 12-17, (都市), Aug. 1999.

関連情報

Number of session users = 9, LA = 0.38, Max(EID) = 433460, Max(EOID) = 1153954.